## SEMICONDUCTOR DEVICE

Hiromoto Serizawa and Shoichi Fukai

UNITED STATES PATENT AND TRADEMARK OFFICE WASHINGTON, D.C. SEPTEMBER 2002
TRANSLATED BY THE RALPH MCELROY TRANSLATION COMPANY

# JAPANESE PATENT OFFICE PATENT JOURNAL (A)

# KOKAI PATENT APPLICATION NO. SHO 52[1977]-89070

Int. Cl.<sup>2</sup>:

H 01 L 21/20 G 02 B 5/14

H 01 L 31/00 H 01 L 33/00

Sequence Nos. for Office Use:

6684-57

7377-57

6513-57 7448-23

Filing No.:

Sho 51[1976]-5611

Filing Date:

January 20, 1976

**Publication Date:** 

July 26, 1977

No. of Inventions:

1 (Total of 4 pages)

Examination Request:

Not filed

### SEMICONDUCTOR DEVICE

# [Handotai sochi]

Inventors:

Hiromoto Serizawa and

Shoichi Fukai

Applicant:

Matsushita Electric Industrial Co.,

Ltd.

[There are no amendments to this patent.]

## **Claims**

1. A type of semiconductor device characterized by the fact that it has a hetero-junction of Si, Ge, or group II-VI, group III-V, or other cubic crystal compound semiconductor and tetragonal crystal-structure or cubic crystal-structure ABO<sub>3</sub> perovskite type

oxide (where A is an element selected from K, Ba, Sr and Pb, and B is an element selected from the group of Ti, Ta, Zr, Fe, Sn and Ce).

- 2. The semiconductor device described in Claim 1 characterized by the fact that said hetero-junction is formed from the (100) plane of said Si, Ge, or cubic crystal compound semiconductor and the (001) plane of said tetragonal crystal-structure perovskite type oxide.
- 3. The semiconductor device described in Claim 1 characterized by the fact that said hetero-junction is formed from the (100) plane of said Si, Ge or cubic crystal compound semiconductor and the (100) plane of said cubic crystal-structure perovskite type oxide.

## Detailed explanation of the invention

This invention pertains to a type of semiconductor device. More specifically, this invention is for obtaining a type of semiconductor base material for application in photo-semiconductors and other semiconductor devices.

That is, the purpose of this invention is provide a type semiconductor substrate for application in various semiconductor devices characterized by the fact that it has a hetero-junction of Si, Ge, or GaAs, GaP, or other group III-V compound semiconductor, or ZnSe, ZnTe, or other group II-VI compound semiconductor and BaTiO<sub>3</sub>, SrTiO<sub>3</sub>, or another tetragonal crystal-structure or cubic crystal-structure oxide of Ti, Ta, Zr, Fe, Sn or Ce generally represented as perovskite type ABO<sub>3</sub>.

When epitaxial growth of hetero substances is used to form a double hetero-structure of  $Ga_xAl_{1-x}As$  for the GaAs semiconductor laser, the characteristics are improved significantly. Consequently, this phenomenon has attracted significant attention. In the prior art, research has been undertaken on junctions for many types of semiconductors, such as GaAs-Ge, ZnSe-ZnTe, ZnSe-GaAs, etc. However, for the conventional junction, even when it is referred to as a hetero-junction, it is still an epitaxial structure between semiconductors. Little study has been made on the epitaxial junctions between semiconductor and dielectric, insulator, metal, etc. On the other hand, many studies have been made on sapphire  $Al_2O_3$  and spinel (MgO \*  $Al_2O_3$ ) for use as insulating substrates in vapor phase growth of Si. On such substrates, epitaxial growth of Si is performed. In addition, GaAs or other crystal has been epitaxially grown on  $Al_2O_5$ , MgAl<sub>2</sub>O<sub>4</sub>, BeO, etc.

As far as growth of oxide insulators on semiconductor is concerned, examples include SiO<sub>2</sub>, GaO<sub>2</sub>, Al<sub>2</sub>O<sub>3</sub>, etc. on Si and GaAs. They are formed as protective films or insulating separating films. However, there is no epitaxial growth. As far as a junction between insulators is concerned, there have been reports on epitaxial growth of Bi<sub>4</sub>Ti<sub>5</sub>O<sub>12</sub> on MgO or MgAl<sub>2</sub>O<sub>4</sub>.

The present invention provides a type of substrate for a semiconductor device with epitaxial hetero-junction of BaTiO<sub>3</sub> or other perovskite type crystal and a semiconductor. This type of substrate for a semiconductor device has not been seen in the prior art.

Studies have been made on using BaTiO<sub>3</sub> or other perovskite type ABO<sub>3</sub> crystal as a ferroelectric material. In particular, as it is a substance with a high melting point, it has been used as a ceramic in many practical applications. The following table lists the crystalline properties of the ABO<sub>3</sub> type crystal.

(1)	2	3	4	<u>(5)</u>
* # 4	格子定数	雕 点	熱寒與係數	エピタキシャルタ
BaTiOs	a-3,994 c-4-038	1618	∕0	GaAs,ZnSe
Setion	a-3.905	~2000	1.1 × 10 <sup>4</sup>	81, GaP
Patios	a=3-904 c=4,152			Si, GaP
812101	4-4-099	2640	8.75×10 <sup>-4</sup> 9.34×10 <sup>-4</sup>	GaAs, ZnSo
StSnOs	4-4-02			GaAs , Z=80
BaZrOs	4-4.192	2688	5,64×10 <sup>-4</sup> 6,54×10 <sup>-6</sup>	ImP, ZmTe, CdS
BaSzOs	a=4·12			InP, ZnTo
KTaO:	2-089 4-003	1957		GeAs

Key: 1 Name of substance

- 2 Lattice constant
- 3 Melting point
- 4 Thermal expansion coefficient
- 5 Epitaxial examples

This table lists the lattice constants, melting points and thermal expansion coefficients of the ABO<sub>3</sub> type crystals, such as BaTiO<sub>3</sub>, SrTiO<sub>3</sub>, PbTiO<sub>3</sub>, SrZrO<sub>3</sub>, BaZrO<sub>3</sub> and KTaO<sub>3</sub>, as well as examples of the epitaxial semiconductor layers epitaxially grown on said crystals.

However, when epitaxial growth of the semiconductor layer listed in the above table is performed on said ABO<sub>3</sub> type crystal, when the (001) plane of the tetragonal crystal of ABO<sub>3</sub> type and the (100) plane of the cubic crystal are used, good epitaxial growth takes place in the <100> direction of the ABO<sub>3</sub> type crystal and the <100> direction of the semiconductor layer. That is, as shown in Figure 1, epitaxial growth takes place in the <100> direction of the ABO<sub>3</sub> crystal and in the <100> direction of the semiconductor layer. Also, for the ABO<sub>3</sub> type cubic crystal, good epitaxial growth takes place for the (100) plane of said crystal and the (100) plane

of the semiconductor layer. In the following, we will examine the case of a junction between Si and sapphire as a typical example of the epitaxial growth of a semiconductor layer on an insulating substrate.

Usually, in growth of Si (100), which is often used in LSI, etc., on a sapphire, while Si has a diamond structure (cubic crystal), the sapphire has a rhomboherald [transliteration] crystal form. Consequently, the (100) plane of Si is epitaxially grown on the ( $10\overline{1}2$ ) plane of the sapphire. In this case, deviations in the lattice constants of the Si(100) plane and the sapphire ( $10\overline{1}2$ ) plane are 14.3% and 5.7% for the two sides, respectively. Also, the thermal expansion coefficient of sapphire is about twice that of Si. At a temperature of about 1000°C as required for growth of Si, the deviation in the lattice is small, yet, as the system is cooled down, significant strain is developed.

On the other hand, as far as the junction between ABO<sub>3</sub> crystal and Si or GaP or other semiconductor is concerned, the deviation in the lattice constant on the growth plane determined on the base of the data listed in the above table is much smaller than that in the case of Si and sapphire at room temperature. Also, as far as thermal expansion coefficient is concerned, while said group II-VI and group III-V semiconductors usually have thermal expansion coefficients much larger than that of Si, the thermal expansion coefficient of ABO<sub>3</sub> crystal is similar to or smaller than that of sapphire. Consequently, the thermal strain developed due to cooling is much smaller than that developed at the interface between sapphire and Si.

In addition, when said oxides are used as substrate, because the melting point is high, it allows growth with substrate in a high-temperature state. In this way, one can obtain an epitaxial hetero-junction for said ABO<sub>3</sub> crystal and semiconductor layer much better than that for Si and sapphire.

In the following, we will examine application examples of epitaxial growth in this invention.

## (1) Growth of Si on SrTiO<sub>3</sub>

(100) plane of SrTiO<sub>3</sub> single crystal is cut out and polished to mirror surface quality. Then, the surface processing layer is etched off to form a substrate for epitaxial growth. On this substrate, growth is performed using a Si epitaxial device by means of decomposition of SiH<sub>4</sub> as is commonly used. The temperature of the substrate is in the range of 950-1100°C. H<sub>2</sub> gas containing 4% SiH<sub>4</sub> is fed to flow corresponding to a substantial concentration [flow rate] of SiH<sub>4</sub> of 30 cc/min, with H<sub>2</sub> gas used as a carrier gas with a flow rate of 30 L/min. The growth rate of Si is about 0.2-0.3 μm/min to a thickness of several μm to tens of μm. For the grown Si, the epitaxial structure is checked by X-ray diffraction and electron beam diffraction. (100) plane of Si is grown on (100) plane of SrTiO<sub>3</sub>.

Also, similar epitaxial growth of Si can be made on other substrates, such as BaTiO<sub>3</sub>, PbTiO<sub>3</sub>, SrZrO<sub>3</sub>, SrFeO<sub>3</sub>, etc.

## (2) Vapor phase growth of GaAs on SrZrO<sub>3</sub>

Just as in the case of vapor phase growth of Si, (100) plane of SrZrO<sub>3</sub> is cut out and is polished to mirror surface quality. Then, the surface processing layer is etched off to form a substrate for epitaxial growth. Then, the device shown in Figure 2 is used for growth. Figure 2 is a schematic diagram illustrating the growth device. In Figure 2, (1) represents a heating furnace; (2) represents a furnace core tube; (3) represents a graphite table; (4) represents a SrTiO<sub>3</sub> single crystal substrate; (5) represents an AsH<sub>3</sub> source; (6) represents a (CH<sub>3</sub>)<sub>3</sub>Ga source; and (7), (8), (9) represent H<sub>2</sub> sources. In the growth, the reaction between (CH<sub>3</sub>)<sub>3</sub>Ga and AsH<sub>3</sub> is adopted. The (CH<sub>3</sub>)<sub>3</sub>Ga source is kept at 0°C, and at a concentration of 10% for AsH<sub>3</sub> in H<sub>2</sub> gas flow, the gas mixture is fed in. H<sub>2</sub> flows through a Pd diffusion plate, and is used as a carrier gas. The flow rate of H<sub>2</sub> gas is 3 L/min, and the flow rate of AsH<sub>3</sub> is 450 mL/min (10% in hydrogen), and the hydrogen gas is fed at 30 mL/min through (CH<sub>3</sub>)<sub>3</sub>Ga. The temperature of the substrate is about 800°C, and a growth layer with thickness in the range of several thousand Å to about 100 μm is obtained. The growth layer is checked by means of X-ray and electron beam diffraction, and it is found to be a single crystal thin film. Also, growth is performed for GaAs (100) on the (001) plane of SrZrO<sub>3</sub>. In addition, epitaxial growth has been confirmed for BaTiO<sub>3</sub> and PbTiO<sub>3</sub>.

# (3) Vapor deposition of ZnSe on SrTiO<sub>3</sub>

Vapor deposition is performed on the (001) plane of SrTiO<sub>3</sub> as a substrate and using ZnSe single crystal as the evaporation source. The temperature of the substrate is changed in the range of 200-600°C, and the temperature of the evaporation source is in the range of 800-1000°C. When the substrate temperature is in the range of 400-500°C, results of the electron beam diffraction indicate certain twin and super-lattice spots. However, the obtained epitaxial film has a relatively good quality.


According to the present invention, on an ABO<sub>3</sub> perovskite type insulating substrate, Si, Ge or other semiconductor crystal is grown, so that it is possible to obtain a high-quality substrate for forming semiconductor integrated circuits. Also, by means of growth of group II-VI and group III-V crystals, it is possible to obtain substrates useful for manufacturing photo-integrated circuits.

As explained above, this invention can form hetero-junction of ABO<sub>3</sub> perovskite type oxide (with A representing K, Ba, Sr, Pb, and B representing Ta, Ti, Zr, Fe, Sn, Ce) in tetragonal crystal or cubic crystal structure and cubic crystal semiconductor layer. It is possible to obtain thin film single crystal with few defects and with good crystallinity. The obtained semiconductor substrates can be used in manufacturing various types of semiconductor devices.

# Brief description of the figures

Figure 1 is a diagram illustrating the orientation configuration of the epitaxial junction between ABO<sub>3</sub> type crystal and semiconductor layer. Figure 2 is a schematic diagram illustrating an GaAs epitaxial growth device in an application example of this invention.

- 1 Heating furnace
- 4 Substrate crystal
- 5 AsH<sub>3</sub> source
- 6 (CH<sub>3</sub>)<sub>3</sub>Ga source
- 7, 8, 9  $H_2$  gas source



Key: 1 Semiconductor layer




Figure 2

CLIPPEDIMAGE= JP352089070A

PAT-NO: JP352089070A

DOCUMENT-IDENTIFIER: JP 52089070 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: July 26, 1977

INVENTOR-INFORMATION:

NAME

SERIZAWA, HIROMOTO

FUKAI, SHOICHI

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP51005611

APPL-DATE: January 20, 1976

INT-CL (IPC): H01L021/20; H01L033/00; H01L031/00

;G02B005/14

ABSTRACT:

PURPOSE: To produce thin film single crystal of good

crystallinity by the

hetero bonding of perovskite type crystals of given metal

and Si, Ge or group

II-VI, III-V compound semiconductors.

COPYRIGHT: (C) 1977, JPO&Japio

## (9日本国特許庁

#### 00特許出願公開

# 公開特許公報

# 昭52-89070

Mint. Cl <sup>2</sup> . H 01 L 21/20 G 02 B 5/14 H 01 L 31/00 H 01 L 33/00	識別記号 〇日本分類 99(5) B 15 99(5) J 4 99(5) H 0 104 G 0	庁内整理番号 6684—57 7377—57 6513—57 7448—23	<ul><li>砂公開 昭和52年(1977)7月26日</li><li>発明の数 1</li><li>審査請求 未請求</li><li>(全 4 頁)</li></ul>
◎半導体装置		<b>砂</b> 発 明 者	资 深井正一 門真市大字門真1006番地松下電
<i>•</i> • • • • • • • • • • • • • • • • • •	召51—5611 召51(1976)1 月20日	の出願 人	器産業株式会社内 、 松下電器産業株式会社
	节汉皓元	<u> Фш</u>	門真市大字門真1006番地
ř	門真市大字門真1006番地松下電 器株式会社内	四代 理 人	

剪 軕 嘗

1、 発明の名称

半典体装置

#### 2、将許請求の範囲

- (i) Si, Ge あるいは I VI 族, I V 族等の立方 品系 化合物 半導体 と、正方品 もしく は立方 品牌 造の A B Os ペロプスカイト 年 ( ただし A は K , Ba , Sr, Pb の 選より 選択 された 1 つ 。 B は Ti, Ta, Zr, RL, Sn, Ce の 群より 選択 された 1 つ ) 酸 化 物 と の 異 種 接合 を 有 する こと を 特 徴 と する 半導 体 装 世 。
- (2) 上記 Si, Ge あるいは立方晶系化合物半導体の (100 | 近と上記正方晶構造のベログスカイト型酸化物の(001) 面とで上記異種接合を形成したことを特徴とする特許請求の範囲第1項 K 記載の半導体装置。
- (5) 上記 S1, Ge あるいは立方晶系化合物半線体の [100] 面と上記立方晶構造のヘロデスカイト型観化物の (100] 面とで上記異種接合を形成したことを特徴とする特許譲収の範囲第1項

、に記載の半導体委員。

#### 3、発明の詳細な説明

本発明は半導体装置と関し、光半導体装置あるいはその他の半導体装置への応用に適した半導体基体を得るものである。

すなわち本発明はSi, Ge あるいはGaAs, GaP などの il — V 版化合物半導体あるいは ZnSe, ZnTe などの il — V 版化合物半導体と BaTiOs 中 SrTiOs なでのペロプスカイト形 ABOs のように一般的に 普を表わせる正方品あるいは立方品構造の Ti, Ta Zr, Fe, Sn, Ce の酸化物との異種扱合を形成し、 物々の半導体装置の応用に供する半導体基体を得 ることを目的としている。

異性物質のエビチャシャル成長は GaAs半導体レーザーが Ga<sub>X</sub>As<sub>1-X</sub>As とダブルヘテロ構造にすることによって大きな特性の向上をみて非常に注目されるに至った。従来より、ヘテロエビチャシャル放長は GaAs - Go , ZnSo - ZnTo , ZnSo - GaAs などの多くの半導体について接合が研究されているが、従来の接合は異種接合といっても半

特開昭52-89070(2)

海体同志のエピタキシャルであり、半導体と誘電体、絶縁体、金銭などのエピタキシャル接合はあまり研究されていない。しかるに、Siの気相改長にかける絶縁落板としてのサファイア Ali 2Os ヤスピネル(MgO・Ali 2Os) は多くの研究がなされている。これらの基板上にはSiのエピタキシャル放長がされているほか、GaAs などの結晶 i Ali 2Os, MgAli 2Os, BeO などにエピタキシャル放長がなされている。

また、半導体上への酸化物色酸体の成長はSie GaAs 上 K SiO2, GaO, Al 2Os などがあり、保護膜 としてまた色軟分階膜としてなされているが、エ ビチャンヤル成長されているものはない。 色像物 同志の接合としては MgO や MgAl 2O4 上 K Bi 4 Tis U12 のエビチャンヤル成長がなされた例は報告されている。

そとで、本発明は従来行われていたい BaTiOs などのベロブスカイト型結晶と半導体とのエピタ キシャル異確接合により良好なる半線体装置用基 体を得るものである。

りなる結晶の格子定数・触点・熱能緩係数かよび その結晶にエビタキシャル成長するエビタキシャ ル半導体層の例を記載したものである。

ところで、これらABOs 型結晶上に上記表に記載 戦の半導体層をエピタキシャル成長する場合AB Os 型のたとえば正方品結晶の(OO1)面と立方品 半番体の ( 100 ) 面をとると、ABO s むの缺点の <100>方向と半導体層の<100>方向とは良好 なエピタキシャル成長が行われる。すなわち第1 凶に示すように ABOs 結晶のく 100>方向と半導 体層の<100>方向とはエピョキシャル収長する。 **☆ >> A bi O s "型の立方結晶の場合は〔100〕面と半** 毎休暦の【100】面で良好なエピタキシャル成長 を行わせることができる。ここで、絶縁基板上に 半碘体層をエピメキシャル成長する代表的な例と してSiとサファイアとの接合を考えてみる。 通常 L S I 等で使われる Si ( 100 ) のサファイ ア上への成長にかいて、Si はダイヤモンド構造 ( 立方晶系 ) をしているのに対してサファイアは ロンポヘラルドの結晶形のためSiの(100)面は

さて、BaTiOs などのベロブスカイト型ABOs 結晶は強誘電体材料として研究されてきた。特に高敏点物質であるためのセラミックとして実用化されている場合が多い。ABOs 型の結晶学的性質を下表に示す。

物質名	格子定数	#4 A	熱膨胀係数	エビタキシナル
BaTiOs	4-3,994 0-4-038	1618	/0	GaAs, ZnSe
SrTiOs	4-3.908	~2000	1.1 × 104	Si, GaP
PbT (Os	a=3.904 0=4.152			Si, GaP
SrZrOs	4-4-099	2640	8.75×10 <sup>-4</sup> 9.34×10 <sup>-5</sup>	GaAs, ZnSe
SrSnOs	4-4-02			GaAs, ZnSe
BaZrOs	a=4.192	2688	5.64×10 <sup>-6</sup> 6.54×10 <sup>-6</sup>	InP, ZnTe
BaSnOs	a = 4·1 2			InP, ZnT.
KTaOs	_=3.989 ==4,003	1357		GAAs

この表は ABOs 型車品すなわち BaTiOs, SrTiOs, PbTiOs, SrZrOs, SrSnOs, BaZrOs, KTaOs I

サファイアの(1012)面にエビタキシャル成長する。このときの Si(100)面とサファイアの(1012)面の各山の格子足数のメレは2 辺がそれぞれ 14.3% と 5.7 % の値を有している。また悪寒騒係数は Si L りサファイアの方が約 2 倍の値をしてかり、 Siを成長させるに必要を 1000 ℃ 的後の温度では格子のメレとしてはいく分少なくなるが冷却に伴り界面における歪が多く含まれている。

一方、ABO3 結晶と Sia るいは GaP などの半額体 との接合をみると上記表から求めた成長面での格子定数のメレとしては常温にかいて Siと サファイアの場合に比較してはるかに少ない値となる。また熱能酸係数にかいては これら I ー M 液 , I ー V 医半母体の熱能酸係 数は 一般に Siz りも 大き いのに対して ABO3 結晶は サファイアと あまり かわら ないかそれ以下の値であるため合知による熱でとしては サファイアと Siと の 昇面に比べて非常に小さくなる。

さらにこれらの観化物を基板とする場合には融点

特別昭52-39070(3)

が高いために高温度基板状盤での成長も可能となる。このように、上配ABUs型結晶と半導体層とはSiとサファイブよりもすぐれた良好なエビメキシアル異種接合を得ることができる。

以下、エピメキシャル成長を行った本発明の実施性を図面とともに説明する。

### (1) SrTiOs 上へのSi の成長。

SzTiOs 単結晶を (100) 面に切り出し、飯面に研摩してその後裏面加工層をエッチングでとり除いてエピョキシャル用基板とする。これを基板として通常用いられる SiHs の分解による Si エピョキシャル装置により成長させた。基板温度を950~1100 でとし、4 % SiHs 入り hiz ガスをSiHs の実質機度で3 0 oc/min に相当する量をHz ガスをキャリアガスとして3 0 l/min で酸して成長させた。成長 Si は 0.2~0.3 μ/min で数μ~数+μ成長させた。成長 Si は X 般回折かよび電子般回折によってエピョキシャルしていることが確認された。 8zTiOs (100) 面上に Si の (100) 面が成長していた。

よって単語品制限であることが確認されるととも に SrZrOz 結晶 ( 001 ) 面に GaAs( 100 ) が成長 していた。またBaTiOs , PbTiOs についてもエビ タキシャルが確認された。

#### (5) SrTiOs 上への ZuSe の蒸滑。

SriiOs の(001)面を基板として ZnSe 単結晶を蒸発液として蒸溜を行かった。基板温度は 200℃~ 600℃まで変化させ、蒸煮液温度は 800℃~1000℃で行なった。基板温度 400℃~500℃ K かいて電子線回折の結果では若干の双晶や組格子スポットがみられたが、かなり良好なエビッキシャル膜を得ることができた。

このように本発明によれば、ABUs ベロブスカイト型免疫基板上にSi,Ge 等の半導体結晶を成長させることにより良好な半導体集積回路用の基体を得ることができ、またまード,まーV族結晶を成長させることにより光集積回路用としてすぐれた基体を得ることができる。

以上のように本名明は正方益あるいは立方品標 造のABOsペロブスカイト型(ただしA:K、Ba, また、基板として、BaliOs , PhliOs , SrZrOs , SrfeOs などにかいても同様にSi のエピタキシャ ルが組められた。

#### (2) SrZrOs 上への GaAs の気相成長。

Siの気相成長の場合と同様に SrZrOs を ( 100 ) に切り出し、観面に研除し、その後表面加工層を エッチング除去してエビタキシャル用当板とし、 第2 國民示寸成長委員により成長を行った。第2 図に成長装置の低略を示す。 第2図にかいて、 1 は加熱炉、2は炉本管、3はグラファイト台、4 世SrTiOs 单結基基板、 5 社Ashs 票、 6 は (Chs)s Ga 類、7 , 8 , 9 はH2ガス様である。さて、成長 Kは(CHs)sGaとAnHsの反応が使われた。(CHs)s GaソースはOでに保たれ、 AsHs は Hz 気強中 K10 当台ませて限入された。H2 は Pd 拡散板を通して キャリアガスとした。張豊はHz ガスが 31/min , AsHs 450ml/min (105水果中) (CH3)sGa K は水果ガスを30ml/min通過させた。基框温度は 約800℃とし約千人から約100mのほさまでの 成長層を得た。成長層は某種からび電子盤回折に

ST、Pb、B: Ta、Ti、Zr、Fe、Sn、Ce)酸化物 と立方晶系半導体層の具植接合を形成するもので あって、欠陥の少ない結晶性の良好な薄膜単結晶 を得ることができ、各種半導体装置に通した半導 体基体を得るものである。

#### 4、返面の簡単な説明

第1 図はABOs型結晶と半導体層とのエピョキシャル接合の方位関係図、第2 図は本発明の一実施例にかける GaAsエピョキシャル成長装置の機略構成図である。

